數(shù)字電路設(shè)計(jì)與Verilog HDL
作 者： 張亮
出版時(shí)間：2000/10/1
內(nèi)容簡(jiǎn)介
本書(shū)首先概述了數(shù)字集成電路發(fā)展的歷史與未來(lái)，指出了硬件描述語(yǔ)言（HDL）在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了Verilog HDL的語(yǔ)法要點(diǎn)。在此基礎(chǔ)上，本書(shū)以Verilog HDL為工具，介紹了幾種描述電路和方法與技巧，列舉了幾個(gè)典型電路的描述實(shí)例，然后用80C51單片機(jī)、硬盤(pán)控制器和PCI總線(xiàn)控制器接口等子系統(tǒng)的設(shè)計(jì)實(shí)例分別講解了自頂向下的層次化設(shè)計(jì)方法、同步與異步數(shù)據(jù)流的控制.
目錄
第1章 數(shù)字集成電路設(shè)計(jì)概述 1
1.1 集成電路設(shè)計(jì)方法演變 1
1.2 硬件描述語(yǔ)言(HDL) 3
1.3 數(shù)字集成電路設(shè)計(jì)的典型流程 4
1.4 系統(tǒng)級(jí)集成電路設(shè)計(jì)技術(shù) 6
1.4.1 系統(tǒng)級(jí)集成電路設(shè)計(jì)方法 6
1.4.2 系統(tǒng)級(jí)集成電路設(shè)計(jì)中的IP問(wèn)題 7
1.4.3 系統(tǒng)級(jí)集成電路測(cè)試技術(shù) 8
1.4.4 系統(tǒng)級(jí)集成電路芯片加工技術(shù) 9
1.4.5 系統(tǒng)級(jí)集成電路的發(fā)展未來(lái) 9
第2章 硬件描述語(yǔ)言Verilog HDL語(yǔ)法簡(jiǎn)介 11
2.1 Verilog HDL的發(fā)展與特點(diǎn) 11
2.2 模塊（Module）概念 12
2.3 基本數(shù)據(jù)類(lèi)型 14
2.4 基本操作數(shù)與表達(dá)式 16
2.5 過(guò)程語(yǔ)句 19
2.5.1 for循環(huán)語(yǔ)句 20
2.5.2 while循環(huán)語(yǔ)句 20
2.5.3 case語(yǔ)句 21
2.5.4 repeat循環(huán)語(yǔ)句 22
2.5.5 forever循環(huán)語(yǔ)句 23
2.6 時(shí)間與事件的概念 23
2.7 時(shí)間與事件流的控制 25
2.8 并行的概念 29
2.8.1 fork-join結(jié)構(gòu) 29
2.8.2 disable語(yǔ)句 29
2.9 功能與任務(wù) 30
2.10 描述的類(lèi)型 32
2.10.1 行為級(jí)描述 32
2.10.2 結(jié)構(gòu)級(jí)描述 34
2.10.3 混合模式表達(dá) 35
2.11 不同模塊中的變量存取 36
第3章 幾種提高效率的電路描述方法與技巧 41
......
