復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)
作者： 夏宇聞
北京航空航天大學(xué)
出版日期：1999 年10月
本書講述的是90年代才開始在美國(guó)和其他先進(jìn)的工業(yè)國(guó)家逐步推廣的利用硬件描述語言(Verilog HDL)設(shè)計(jì)復(fù)雜數(shù)字邏輯電路與系統(tǒng)的技術(shù)和方法。掌握了這種基本方法之后，就可以設(shè)計(jì)極其復(fù)雜的硬線(hard—wired)數(shù)字邏輯電路與系統(tǒng)，如實(shí)時(shí)數(shù)字信號(hào)處理(DSP)電路系統(tǒng)等。因?yàn)楸緯膬?nèi)容是獨(dú)立于開發(fā)環(huán)境的，所以書中并不介紹具體工具的使用，只介紹有關(guān)Veri1og HDL建模、仿真、綜合以及TOP—DOWN等現(xiàn)代設(shè)計(jì)思想、技術(shù)、方法和需要注意的要點(diǎn)。全書共分為六章，第一章為Verilog HDL設(shè)計(jì)方法概述；第二章介紹Verilog HDL的基本語法；第三章介紹不同抽象級(jí)別的Verilog HDL模型；第四章講述有限狀態(tài)機(jī)和可綜合風(fēng)格的Verilog HDL；第五章為可綜合的Verilog HDL設(shè)計(jì)實(shí)例(簡(jiǎn)化的RISC—CPU設(shè)計(jì)簡(jiǎn)介)；第六章介紹虛擬器件和虛擬接口模塊。書中各章都有大量的例題，每章后還附有思考題，可以幫助讀者理解書中的基本概念并掌握設(shè)計(jì)從簡(jiǎn)單到非常復(fù)雜的各種風(fēng)格模塊的技術(shù)。本書面向的對(duì)象是大學(xué)電子類和計(jì)算機(jī)工程類本科高年級(jí)學(xué)生和研究生，以及在專用數(shù)字電路與系統(tǒng)設(shè)計(jì)領(lǐng)域工作的工程師們。閱讀本書所需的基礎(chǔ)知識(shí)是數(shù)字電子技術(shù)基礎(chǔ)和C語言編程基礎(chǔ)知識(shí)。
