數(shù)字電路的FPGA設(shè)計與實現(xiàn)（應(yīng)用篇）
作 者： 周鵬,黃秋元,劉嵐,陳適,許建霞
出版時間： 2015
內(nèi)容簡介
FPGA是數(shù)字電路或系統(tǒng)設(shè)計的通用技術(shù)，利用FPGA芯片可以實現(xiàn)數(shù)字電路的各種功能。本書有針對性地介紹了數(shù)字電路應(yīng)用系統(tǒng)的FPGA設(shè)計與實現(xiàn)過程，全書共5章，主要內(nèi)容包括：基于FPGA的數(shù)字頻率計設(shè)計；頻率合成技術(shù)及DDS設(shè)計；基于FPGA的信號發(fā)生器設(shè)計；基于FPGA的CORDIC數(shù)字計算機設(shè)計；數(shù)字電路應(yīng)用系統(tǒng)設(shè)計。本書提供了較為豐富的FPGA的設(shè)計例程，讓學(xué)習(xí)者通過實驗和設(shè)計更加深入地了解數(shù)字電路的工作原理，并且逐步掌握FPGA的設(shè)計與應(yīng)用技術(shù)。本書中的所有例程均是在Xilinx的11.1版本仿真環(huán)境下進行的，本書所附的光盤為學(xué)習(xí)者提供了相應(yīng)的程序和工程文件。本書深入淺出，實例豐富，取材新穎，圖文并茂，敘述詳盡清晰，可作為電子信息類本科生和碩士研究生學(xué)習(xí)FPGA應(yīng)用技術(shù)的教材，也可供從事電子電路系統(tǒng)設(shè)計的工程技術(shù)人員學(xué)習(xí)參考。
目錄
序
前言
第1章基于FPGA的數(shù)字頻率計設(shè)計
1.1頻率計的基本原理
1.2數(shù)字頻率計的主要技術(shù)指標(biāo)
1.3頻率計設(shè)計方案概述
1.3.1頻率的測量方法
1.3.2直接測頻法的原理
1.4基于FPGA的自動換量程頻率計設(shè)計
1.4.1自動換量程原理
1.4.2模塊設(shè)計
1.5自動換量程頻率計的FPGA仿真
1.5.1各模塊的仿真
1.5.2總體仿真
1.6思考題
第2章頻率合成技術(shù)及DDS設(shè)計
2.1概述
2.1.1頻率合成技術(shù)分類
2.1.2DDS技術(shù)特點
2.2DDS工作原理
2.3頻率合成技術(shù)指標(biāo)
2.4DDS輸出雜散噪聲分析
2.4.1相位截斷引入的雜散
2.4.2幅度量化引入的雜散
2.4.3D—A轉(zhuǎn)換引入的雜散及時鐘噪聲
2.5DDS抑制雜散噪聲分析
2.5.1抖動注入技術(shù)
2.5.2ROM數(shù)據(jù)壓縮技術(shù)
2.5.3PLL+DDS技術(shù)
2.6基于FPGA的DDS設(shè)計
2.6.1DDS系統(tǒng)結(jié)構(gòu)框圖
2.6.2模塊設(shè)計與仿真
2.7本章小結(jié)
2.8思考題
第3章基于FPGA的信號發(fā)生器設(shè)計
3.1概述
3.1.1信號發(fā)生器的發(fā)展概況
3.1.2信號發(fā)生器的種類
3.1.3DDS工作原理
3.2基于FPCA的信號發(fā)生器
3.2.1總體結(jié)構(gòu)設(shè)計
3.2.2幾種實現(xiàn)方式
3.2.3實現(xiàn)中的幾個關(guān)鍵問題
3.3設(shè)計的實現(xiàn)與仿真
3.3.1累加器模塊
3.3.2波形控制和數(shù)據(jù)存儲模塊
3.3.3綜合與ChipScope測試
3.4本章小結(jié)
3.5思考題
第4章基于FPGA的CORDIC數(shù)字計算機設(shè)計
4.1CORDIC理論算法
4.1.1計算正弦值和余弦值
4.1.2極坐標(biāo)到笛卡兒坐標(biāo)的變換
4.1.3笛卡兒坐標(biāo)到極坐標(biāo)的變換
4.1.4反正弦和反余弦函數(shù)
4.1.5線性函數(shù)
4.1.6雙曲線函數(shù)
4.2CORDIC算法的FPGA實現(xiàn)
4.2.1基于狀態(tài)機的迭代算法
4.2.2基于流水線結(jié)構(gòu)的算法
4.2.3總體方案設(shè)計
4.2.4仿真結(jié)果與分析
4.38位IuSC.CPU
4.3.1計算機體系結(jié)構(gòu)
4.3.2CPU的概念
4.3.3RISC—CPU基本架構(gòu)
4.3.4RISC—CPU的功能及模塊劃分
4.3.5RISC—CPU指令集簡介
4.3.6RISC—CPU的狀態(tài)時序和控制信號
4.3.78位RISC—CPU的設(shè)計實現(xiàn)流程
4.48位RISC—CPU各模塊的設(shè)計與仿真
4.4.1時鐘發(fā)生器
4.4.2指令寄存器
4.4.3累加器
4.4.4算術(shù)邏輯運算單元
4.4.5數(shù)據(jù)控制器
4.4.6地址多路器
4.4.7程序計數(shù)器
4.4.8狀態(tài)控制器
4.58位RISC—CPU頂層CPU模塊的設(shè)計與仿真
4.5.1設(shè)計思路
4.5.2實現(xiàn)和仿真
4.5.3CPU外圍模塊及測試
4.6本章小結(jié)
4.7思考題
第5章實際應(yīng)用系統(tǒng)設(shè)計
5.1電子琴
5.1.1電子琴的基本原理
5.1.2電子琴的Verilog設(shè)計
5.1.3電子琴的FPAG仿真
5.1.4板調(diào)
5.2數(shù)字密碼鎖
5.2.1設(shè)計方案
5.2.2數(shù)字密碼鎖的硬件設(shè)計
5.2.3數(shù)字密碼鎖的軟件設(shè)計
5.2.4數(shù)字密碼鎖的仿真與實現(xiàn)
5.3自動售貨機
5.3.1自動售貨機系統(tǒng)的基本結(jié)構(gòu)
5.3.2自動售貨機系統(tǒng)的工作流程
5.3.3主控系統(tǒng)的設(shè)計方案
5.3.4自動售貨機系統(tǒng)FPGA的設(shè)計實現(xiàn)
5.4樂曲演奏電路
5.4.1樂曲演奏電路設(shè)計原理
5.4.2樂曲演奏電路的FPCA實現(xiàn)
5.5數(shù)字電壓表
5.5.1數(shù)字電壓表的設(shè)計原理
5.5.2數(shù)字電壓表各模塊的仿真與實現(xiàn)
5.5.3系統(tǒng)調(diào)試
5.6籃球30s可控計時器設(shè)計
5.6.1籃球308可控計時器的設(shè)計原理
5.6.2籃球30s可控計時器的FPGA實現(xiàn)
5.7自動電梯控制電路
5.7.1自動電梯的電路原理
5.7.2自動控制電路的FPGA實現(xiàn)
5.8思考題
參考文獻
