數(shù)字電路與邏輯設計 第三版
作 者： 林紅,張士軍,楊樺,楊凡,周鑫霞
出版時間： 2014
叢編項： 21世紀高等學校規(guī)劃教材
內(nèi)容簡介
《數(shù)字電路與邏輯設計》一書本著簡潔、通俗、先進和實用的原則精心編寫，重點著眼于方法和能力的培養(yǎng)。本書主要內(nèi)容有數(shù)字邏輯電路基礎知識、邏輯門、邏輯代數(shù)與邏輯函數(shù)、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器和可編程邏輯器件、脈沖波形的產(chǎn)生與變換、數(shù)模和模數(shù)轉(zhuǎn)換器。 本書每章有小結(jié)、習題（或思考題），最后有自測試卷，并附有部分習題答案和自測試卷答案，便于教學和自學。 本書可作為高等學校和成人高等教育各專業(yè)數(shù)字電路課程的教材（40～60學時）。本書也可供工程技術(shù)人員自學和參考。
目錄
第1章 數(shù)字邏輯電路基礎知識
1.1 數(shù)字電路的特點
1.2 數(shù)制
1.2.1 十進制
1.2.2 二進制
1.2.3 十六進制
1.2.4 不同進制數(shù)的表示符號
1.3 不同進制數(shù)之間的轉(zhuǎn)換
1.3.1 二、十六進制數(shù)轉(zhuǎn)換成十進制數(shù)
1.3.2 二進制與十六進制數(shù)之間的轉(zhuǎn)換
1.3.3 十進制數(shù)轉(zhuǎn)換成二、十六進制數(shù)
1.4 二進制代碼
1.4.1 自然二進制代碼
1.4.2 二-十進制代碼
1.4.3 ASCII碼
1.5 基本邏輯運算
1.5.1 與邏輯運算
1.5.2 或邏輯運算
1.5.3 非邏輯運算
1.6 小結(jié)
習題
第2章 邏輯門電路
2.1 開關(guān)元件的開關(guān)特性
2.1.1 二極管的開關(guān)特性
2.1.2 晶體管的開關(guān)特性
2.2 基本邏輯門電路
2.2.1 與門電路
2.2.2 或門電路
2.2.3 非門電路
2.2.4 復合邏輯門
2.2.5 正邏輯和負邏輯
2.3 TTL數(shù)字集成邏輯門電路
2.3.1 基本TTL與非門工作原理
2.3.2 TTL與非門的主要外部特性參數(shù)
2.3.3 TTL集電極開路門
2.3.4 三態(tài)門
2.3.5 TTL常用集成電路芯片
2.4 ECL邏輯門電路
2.4.1 電路的基本結(jié)構(gòu)
2.4.2 ECL門的工作特點
2.5 MOS邏輯門電路
2.5.1 MOS場效應管及其開關(guān)特性
2.5.2 CMOS邏輯電路
2.5.3 CMOS集成電路的主要特點
2.6 數(shù)字集成電路使用中應注意的問題
2.6.1 電源
2.6.2 輸出端的連接
2.6.3 不用輸入端的處理
2.6.4 CMOS電路的儲電防護
2.6.5 CMOS電路與TTL電路的電平匹配
2.6.6 負載能力的匹配
2.7 小結(jié)
習題
第3章 邏輯代數(shù)與邏輯函數(shù)
3.1 邏輯代數(shù)的基本運算
3.1.1 基本運算公式
3.1.2 基本運算定律
3.1.3 基本運算規(guī)則
3.2 邏輯函數(shù)的變換和化簡
3.2.1 邏輯函數(shù)變換和化簡的意義
3.2.2 邏輯函數(shù)的代數(shù)法變換
3.2.3 邏輯函數(shù)的代數(shù)法化簡
3.3 邏輯函數(shù)的卡諾圖法化簡與變換
3.3.1 最小項
3.3.2 邏輯函數(shù)的最小項表達式
3.3.3 卡諾圖
3.3.4 邏輯函數(shù)的卡諾圖表示
3.3.5 邏輯函數(shù)的卡諾圖化簡
3.3.6 邏輯函數(shù)的卡諾圖變換
3.4 邏輯函數(shù)門電路的實現(xiàn)
3.5 各種邏輯函數(shù)表示方法的特點及轉(zhuǎn)換
3.6 小結(jié)
習題
第4章 組合邏輯電路
4.1 組合邏輯電路的分析與設計
4.1.1 組合邏輯電路的分析
4.1.2 組合邏輯電路的設計
4.2 組合邏輯電路的競爭冒險
4.2.1 競爭現(xiàn)象
4.2.2 冒險現(xiàn)象
4.2.3 競爭冒險的檢查方法
4.2.4 競爭冒險的消除方法
4.3 編碼器
4.3.1 編碼器的工作原理
4.3.2 中規(guī)模集成通用編碼器
4.4 譯碼器
4.4.1 唯一地址譯碼器
4.4.2 數(shù)字顯示器
4.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器
4.5.1 數(shù)據(jù)分配器
4.5.2 數(shù)據(jù)選擇器
4.6 加法器與算術(shù)邏輯單元
4.6.1 半加器
4.6.2 全加器
4.6.3 多位加法器
4.7 數(shù)值比較器
4.7.1 比較器的構(gòu)成原理
4.7.2 集成數(shù)值比較器
4.8 小結(jié)
習題
第5章 觸發(fā)器
5.1 RS觸發(fā)器
5.1.1 基本RS觸發(fā)器
5.1.2 同步RS觸發(fā)器
5.1.3 主從RS觸發(fā)器
5.1.4 集成RS觸發(fā)器
5.2 JK觸發(fā)器
5.2.1 主從JK觸發(fā)器
5.2.2 邊沿JK觸發(fā)器
5.2.3 集成JK觸發(fā)器
5.3 邊沿D觸發(fā)器與T觸發(fā)器
5.3.1 邊沿D觸發(fā)器
5.3.2 邊沿T觸發(fā)器
5.4 觸發(fā)器的建立時間和保持時間
5.5 觸發(fā)器的功能轉(zhuǎn)換
5.6 小結(jié)
習題
第6章 時序邏輯電路
6.1 時序邏輯電路的基本概念
6.1.1 時序邏輯電路的基本結(jié)構(gòu)及特點
6.1.2 時序邏輯電路的分類
6.1.3 時序邏輯電路功能的描述方法
6.2 時序邏輯電路的分析
6.2.1 分析時序邏輯電路的一般步驟
6.2.2 同步時序邏輯電路的分析舉例
6.2.3 異步時序邏輯電路的分析舉例
6.3 同步時序電路的設計方法
6.3.1 同步時序邏輯電路設計的一般步驟
6.3.2 同步時序邏輯電路設計舉例
6.4 計數(shù)器
6.4.1 小規(guī)模集成電路計數(shù)器
6.4.2 中規(guī)模集成計數(shù)器
6.5 寄存器
6.5.1 數(shù)據(jù)寄存器
6.5.2 移位寄存器
6.5.3 移位寄存器型計數(shù)器
6.5.4 多功能寄存器
6.6 算法狀態(tài)機
6.6.1 ASM圖
6.6.2 設計舉例
6.7 小結(jié)
習題
第7章 半導體存儲器和可編程邏輯器件
7.1 半導體存儲器概述
7.1.1 半導體存儲器的分類
7.1.2 半導體存儲器的基本結(jié)構(gòu)
7.1.3 半導體存儲器的技術(shù)指標
7.2 隨機存取存儲器
7.2.1 RAM存儲單元
7.2.2 集成RAM簡介
7.2.3 RAM存儲容量的擴展
7.3 只讀存儲器
7.3.1 存儲數(shù)據(jù)的基本原理
7.3.2 讀數(shù)原理
7.4 可編程邏輯器件
7.4.1 PLD電路表示法
7.4.2 可編程陣列邏輯器件
7.4.3 可編程通用陣列邏輯器件
7.4.4 可編程邏輯陣列
7.5 小結(jié)
習題
第8章 脈沖波形的產(chǎn)生與變換
8.1 概述
8.1.1 脈沖波形的產(chǎn)生與變換電路的組成
8.1.2 555定時器
8.2 多諧振蕩器
8.2.1 由非門組成的多諧振蕩器
8.2.2 石英晶體時鐘脈沖發(fā)生器
8.2.3 由555定時器組成的多諧振蕩器
8.3 單穩(wěn)態(tài)觸發(fā)器
8.3.1 由與非門組成的單穩(wěn)態(tài)觸發(fā)器
8.3.2 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器
8.4 施密特觸發(fā)器
8.5 小結(jié)
習題
第9章 數(shù)模和模數(shù)轉(zhuǎn)換器
9.1 D/A轉(zhuǎn)換器
9.1.1 權(quán)電阻型D/A轉(zhuǎn)換器
9.1.2 倒T形電阻網(wǎng)絡D/A轉(zhuǎn)換器
9.1.3 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)
9.1.4 集成D/A轉(zhuǎn)換器
9.2 A/D轉(zhuǎn)換器
9.2.1 采樣-保持電路
9.2.2 并行A/D轉(zhuǎn)換器
9.2.3 逐次逼近式A/D轉(zhuǎn)換器
9.2.4 雙積分式A/D轉(zhuǎn)換器
9.3 小結(jié)
習題
附錄A 國家標準GB 4728.12-85
附錄B 常用邏輯符號對照表
附錄C TTL和CMOS邏輯門電路的技術(shù)參數(shù)
附錄D 國家標準GB 3430-82《國產(chǎn)半導體集成電路型號命名法》
部分習題答案
自測試卷
自測試卷答案
參考文獻
