新編數(shù)字電路與數(shù)字邏輯
出版時(shí)間：2010年版
內(nèi)容簡介
為適應(yīng)電子信息時(shí)代的新形勢和應(yīng)用型本科院校培養(yǎng)應(yīng)用型人才的迫切需要，經(jīng)過教學(xué)改革與實(shí)踐，我們編寫了這本《新編數(shù)字電路與數(shù)字邏輯》教材。全書共分8章，分別為：數(shù)字電路基礎(chǔ)知識(shí)，門電路，組合邏輯電路，觸發(fā)器，時(shí)序邏輯電路，脈沖波形的產(chǎn)生與整形，數(shù)模、模數(shù)轉(zhuǎn)換，存儲(chǔ)器和可編程邏輯器件。各章均配有經(jīng)典例題和習(xí)題，每章最后都附有相應(yīng)實(shí)訓(xùn)。此外，在教材的最后還編寫了綜合實(shí)訓(xùn)內(nèi)容?！缎戮帞?shù)字電路與數(shù)字邏輯》語言簡潔，知識(shí)全面，深入淺出，通俗易懂。在保證理論知識(shí)夠用的同時(shí)，注重理論聯(lián)系實(shí)際，培養(yǎng)學(xué)生各方面的能力。《新編數(shù)字電路與數(shù)字邏輯》在編寫過程中注意到電子技術(shù)領(lǐng)域的最新變化，將VHDL語言及基本邏輯器件的硬件描述語言引入各個(gè)章節(jié)中?！缎戮帞?shù)字電路與數(shù)字邏輯》可作為高等院校計(jì)算機(jī)、電子、通信、自動(dòng)化、機(jī)電一體化等專業(yè)本科和專科的教材，也可作為自學(xué)考試和從事電子技術(shù)工程人員的自學(xué)用書。
目錄
第1章 數(shù)字電路基礎(chǔ)知識(shí)
1.1 數(shù)字電路概述
1.1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.2 數(shù)字電路的特點(diǎn)
1.1.3 數(shù)字電路與脈沖電路的異同
1.1.4 數(shù)字電路的分類
1.1.5 數(shù)字電路的應(yīng)用
1.2 數(shù)制
1.2.1 各種數(shù)制
1.2.2 數(shù)制轉(zhuǎn)換
1.2.3 二進(jìn)制正、負(fù)數(shù)的表示法
1.3 碼制和常用代碼
1.3.1 二-十進(jìn)制編碼（BCD碼）
1.3.2 可靠性編碼
1.3.3 字符碼
1.4 邏輯代數(shù)
1.4.1 邏輯變量與邏輯函數(shù)
1.4.2 基本邏輯運(yùn)算
1.4.3 復(fù)合邏輯運(yùn)算
1.4.4 幾個(gè)概念
1.5 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
1.5.1 真值表
1.5.2 邏輯表達(dá)式
1.5.3 邏輯圖
1.5.4 波形圖
1.5.5 卡諾圖
1.6 邏輯代數(shù)的基本公式、定律和規(guī)則
1.6.1 基本公式
1.6.2 基本定律
1.6.3 基本規(guī)則
1.7 邏輯函數(shù)的化簡
1.7.1 “最簡”的概念及最簡表達(dá)式的幾種形式
1.7.2 邏輯函數(shù)的公式化簡法
1.7.3 邏輯函數(shù)的卡諾圖化簡法
1.7.4 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
1.8 VHDL語言基礎(chǔ)
1.8.1 VHDL語言程序的基本結(jié)構(gòu)
1.8.2 VHDL語言中的數(shù)據(jù)
本章小結(jié)
習(xí)題1
本章實(shí)訓(xùn) 集成邏輯門電路的功能檢測
第2章 門電路
2.1 半導(dǎo)體器件的開關(guān)特性
2.1.1 半導(dǎo)體二極管的開關(guān)特性
2.1.2 半導(dǎo)體三極管的開關(guān)特性
2.1.3 MOS管的開關(guān)特性
2.2 分立元件門電路
2.2.1 二極管與門
2.2.2 二極管或門
2.2.3 三極管非門（反相器）
2.3 集成TTL門電路
2.3.1 集成TTL與非門
2.3.2 集成TTL非門、或非門、集電極開路門和三態(tài)門
2.3.3 改進(jìn)型TTL門電路——抗飽和TTL門電路
2.3.4 使用TTL門電路的注意事項(xiàng)
2.3.5 ECL門電路
2.4 集成MOS門電路
2.4.1 CMOS門電路
2.4.2 CMOS集成門電路及其使用規(guī)則
2.4.3 TTL與MOS門電路之間的接口技術(shù)
本章小結(jié)
習(xí)題2
本章實(shí)訓(xùn) 集成邏輯門參數(shù)測試
第3章 組合邏輯電路
3.1 組合邏輯電路的特點(diǎn)及分析設(shè)計(jì)方法
3.1.1 組合電路的特點(diǎn)
3.1.2 組合電路的一般分析方法
3.1.3 組合電路的一般設(shè)計(jì)方法
3.2 常用組合邏輯電路介紹
3.2.1 編碼器
3.2.2 譯碼器
3.2.3 加法器
3.2.4 數(shù)值比較器
3.2.5 數(shù)據(jù)選擇器
3.2.6 數(shù)據(jù)分配器
3.3 組合電路中的競爭冒險(xiǎn)
3.3.1 競爭冒險(xiǎn)的概念及產(chǎn)生原因
3.3.2 競爭冒險(xiǎn)的消除方法
3.4 常用組合邏輯功能器件的VHDL語言描述
3.4.1 VHDL語言的主要描述語句
3.4.2 常用組合邏輯功能器件的VHDL描述
本章小結(jié)
習(xí)題3
本章實(shí)訓(xùn) 組合邏輯電路的功能檢測及設(shè)計(jì)實(shí)訓(xùn)
第4章 觸發(fā)器
4.1 觸發(fā)器概述
4.1.1 觸發(fā)器的功能特點(diǎn)
4.1.2 觸發(fā)器的分類及邏輯功能描述方法
4.2 基本RS觸發(fā)器
4.2.1 電路組成及邏輯符號(hào)
4.2.2 邏輯功能分析及描述
4.2.3 應(yīng)用舉例
4.2.4 集成基本觸發(fā)器
4.3 同步觸發(fā)器
4.3.1 同步RS觸發(fā)器
4.3.2 同步D觸發(fā)器
4.4 主從觸發(fā)器
4.4.1 主從RS觸發(fā)器
4.4.2 主從JK觸發(fā)器
4.4.3 主從T觸發(fā)器和主從T′觸發(fā)器
4.5 邊沿觸發(fā)器
4.5.1 維持阻塞D觸發(fā)器
4.5.2 邊沿JK觸發(fā)器
4.6 不同類型時(shí)鐘觸發(fā)器間的轉(zhuǎn)換
4.6.1 轉(zhuǎn)換原理
4.6.2 JK→D、T、T′和RS
4.6.3 D→JK、T、T′和RS
4.7 集成觸發(fā)器應(yīng)用電路舉例
4.7.1 分頻器電路
4.7.2 單脈沖產(chǎn)生電路
4.7.3 三相脈沖信號(hào)源
4.7.4 串行數(shù)值比較器
4.7.5 時(shí)間判別電路
4.8 觸發(fā)器的VHDL語言描述
4.8.1 時(shí)鐘信號(hào)的VHDL描述
4.8.2 RS觸發(fā)器的VHDL描述
4.8.3 D觸發(fā)器的VHDL描述
4.8.4 JK觸發(fā)器的VHDL描述
4.8.5 T觸發(fā)器的VHDL描述
本章小結(jié)
習(xí)題4
本章實(shí)訓(xùn)1 觸發(fā)器基本參數(shù)和邏輯功能的檢測
本章實(shí)訓(xùn)2 觸發(fā)器的應(yīng)用實(shí)訓(xùn)
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.1.1 時(shí)序電路的特點(diǎn)
5.1.2 時(shí)序電路邏輯功能的描述方法
5.1.3 時(shí)序電路的一般分析方法
5.2 計(jì)數(shù)器
5.2.1 計(jì)數(shù)器的分類
5.2.2 同步計(jì)數(shù)器
5.2.3 異步計(jì)數(shù)器
5.2.4 集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法
5.2.5 計(jì)數(shù)器應(yīng)用電路舉例
5.3 寄存器
5.3.1 數(shù)碼寄存器
5.3.2 移位寄存器
5.3.3 寄存器的應(yīng)用
5.4 順序脈沖發(fā)生器
5.5 時(shí)序邏輯電路的設(shè)計(jì)
5.5.1 設(shè)計(jì)方法及步驟
5.5.2 設(shè)計(jì)舉例
5.6 時(shí)序邏輯電路的VHDL描述
5.6.1 計(jì)數(shù)器的VHDL描述
5.6.2 寄存器的VHDL描述
本章小結(jié)
習(xí)題5
本章實(shí)訓(xùn) 時(shí)序邏輯電路的設(shè)計(jì)
第6章 脈沖波形的產(chǎn)生與整形
6.1 概述
6.2 555定時(shí)器
6.2.1 電路結(jié)構(gòu)
6.2.2 基本功能
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 集成單穩(wěn)態(tài)觸發(fā)器
6.3.3 應(yīng)用舉例
6.4 多諧振蕩器
6.4.1 555定時(shí)器構(gòu)成的多諧振蕩器
6.4.2 應(yīng)用舉例
6.5 施密特觸發(fā)器
6.5.1 555定時(shí)器構(gòu)成的施密特觸發(fā)器
6.5.2 應(yīng)用舉例
6.6 555定時(shí)器的典型應(yīng)用
6.6.1 555觸摸定時(shí)開關(guān)
6.6.2 直流電機(jī)調(diào)速控制電路
6.6.3 電熱溫控器
6.6.4 簡易電子琴電路
6.6.5 速率檢測電路
本章小結(jié)
習(xí)題6
本章實(shí)訓(xùn)1 555定時(shí)器及其應(yīng)用電路的設(shè)計(jì)與檢測
本章實(shí)訓(xùn)2 施密特觸發(fā)器的應(yīng)用實(shí)訓(xùn)
本章實(shí)訓(xùn)3 多諧振蕩器和單穩(wěn)態(tài)電路的設(shè)計(jì)及調(diào)試實(shí)訓(xùn)
第7章 數(shù)模、模數(shù)轉(zhuǎn)換電路
7.1 D/A轉(zhuǎn)換器
7.1.1 D/A轉(zhuǎn)換原理
7.1.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.1.3 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.1.4 8位集成DAC0832
7.2 A/D轉(zhuǎn)換器
7.2.1 A/D轉(zhuǎn)換的一般步驟
7.2.2 取樣保持電路
7.2.3 逐次漸近型A/D轉(zhuǎn)換器
7.2.4 雙積分型A/D轉(zhuǎn)換器
7.2.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2.6 8位集成ADC0809
本章小結(jié)
習(xí)題7
本章實(shí)訓(xùn)1 D/A、A/D轉(zhuǎn)換器的測試
本章實(shí)訓(xùn)2 D/A轉(zhuǎn)換器應(yīng)用實(shí)訓(xùn)
第8章 存儲(chǔ)器和可編程邏輯器件
8.1 概述
8.1.1 存儲(chǔ)器
8.1.2 可編程邏輯器件
8.2 存儲(chǔ)器及其應(yīng)用
8.2.1 隨機(jī)存取存儲(chǔ)器RAM
8.2.2 只讀存儲(chǔ)器ROM
8.3 可編程邏輯器件PLD
8.3.1 PLD的基本結(jié)構(gòu)
8.3.2 PLD的分類
8.3.3 PLD的應(yīng)用
8.4 存儲(chǔ)器的VHDL描述
8.4.1 只讀存儲(chǔ)器（ROM）的VHDL描述
8.4.2 隨機(jī)存儲(chǔ)器（RAM）的VHDL描述
本章小結(jié)
習(xí)題8
本章實(shí)訓(xùn) 存儲(chǔ)器RAM和ROM的測試
附錄A 綜合實(shí)訓(xùn)
實(shí)訓(xùn)1 感應(yīng)式防盜報(bào)警電路
實(shí)訓(xùn)2 醫(yī)院住院患者“呼喊”器
實(shí)訓(xùn)3 用VHDL設(shè)計(jì)密碼鎖
實(shí)訓(xùn)4 用VHDL設(shè)計(jì)4位微處理器的算術(shù)邏輯單元（ALU）
參考文獻(xiàn)
