數(shù)字電路與邏輯設(shè)計(jì)
出版時(shí)間：2010年版
內(nèi)容簡(jiǎn)介
《數(shù)字電路與邏輯設(shè)計(jì)》是按照教育部2004年頒布的“數(shù)字電路與邏輯設(shè)計(jì)課程教學(xué)基本要求”編寫的。全書共9章，主要內(nèi)容有：邏輯代數(shù)、集成門電路、組合邏輯電路、雙穩(wěn)態(tài)觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、脈沖波形的產(chǎn)生和整形、模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換及實(shí)驗(yàn)?！稊?shù)字電路與邏輯設(shè)計(jì)》簡(jiǎn)明扼要、深入淺出、偏重實(shí)踐、便于自學(xué)，可作為高等院校工科相關(guān)專業(yè)的教材，也可供從事電子技術(shù)工程人員學(xué)習(xí)參考。
目錄
第1章 邏輯代數(shù)
1.1 邏輯代數(shù)的基本運(yùn)算
1.1.1 三種最基本的邏輯運(yùn)算和門電路
1.1.2 復(fù)合邏輯運(yùn)算（復(fù)合門）
1.2 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
1.2.1 由真值表求函數(shù)式和邏輯圖
1.2.2 由函數(shù)表達(dá)式求真值表
1.2.3 已知邏輯圖寫邏輯表達(dá)式
1.2.4 由真值表畫波形圖
1.2.5 由波形圖求函數(shù)的真值表
1.3 邏輯代數(shù)的公式和運(yùn)算規(guī)則
1.3.1 基本公式
1.3.2 常用公式
1.3.3 邏輯代數(shù)的基本運(yùn)算規(guī)則
1.4 公式法化簡(jiǎn)邏輯函數(shù)
1.4.1 邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式和最簡(jiǎn)式含義
1.4.2 常用的公式法化簡(jiǎn)方法
1.5 卡諾圖化簡(jiǎn)邏輯函數(shù)
1.5.1 邏輯函數(shù)的最小項(xiàng)表達(dá)式
1.5.2 邏輯函數(shù)的卡諾圖表示
1.5.3 用卡諾圖化簡(jiǎn)邏輯函數(shù)
1.5.4 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
本章小結(jié)
習(xí)題1
第2章 集成門電路
2.1 三極管反相器
2.1.1 三極管的開(kāi)關(guān)特性
2.1.2 三極管反相器的工作原理
2.1.3 三極管的開(kāi)關(guān)時(shí)間
2.1.4 三極管反相器的負(fù)載能力
2.2 TTL集成反相器
2.2.1 TTL反相器的工作原理
2.2.2 TTL反相器的外特性及主要電氣參數(shù)
2.2.3 其他類型的TTL門
2.2.4 TTL數(shù)字集成電路的各種系列
2.2.5 其他雙極性集成電路
2.3 CMOS集成門電路
2.3.1 MOS管的開(kāi)關(guān)特性
2.3.2 MOS反相器的結(jié)構(gòu)及工作原理
2.3.3 CMOS反相器的外特性及主要電氣參數(shù)
2.3.4 其他類型的CMOS集成門電路
2.4 TTL和CMOS集成電路的使用及接口
2.4.1 兩類數(shù)字集成門電路的使用
2.4.2 兩類數(shù)字集成門電路的接口
2.5 門電路應(yīng)用實(shí)例
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3.1 組合邏輯電路的描述
3.2 組合邏輯電路的分析
3.3 組合邏輯電路的設(shè)計(jì)
3.4 常用中規(guī)模組合邏輯電路集成器件
3.4.1 邏輯運(yùn)算電路
3.4.2 編碼器
3.4.3 譯碼器/分配器
3.4.4 數(shù)據(jù)選擇器
3.5 常用中規(guī)模組合邏輯電路集成器件的應(yīng)用
3.5.1 利用譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)
3.5.2 利用加法器或譯碼器實(shí)現(xiàn)代碼轉(zhuǎn)換
本章小結(jié)
習(xí)題3
第4章 雙穩(wěn)態(tài)觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 與非門構(gòu)成的基本RS觸發(fā)器
4.1.2 或非門構(gòu)成的基本RS觸發(fā)器
4.1.3 基本RS觸發(fā)器的特點(diǎn)及應(yīng)用
4.2 時(shí)鐘RS觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 主從RS觸發(fā)器
4.2.3 時(shí)鐘RS觸發(fā)器的應(yīng)用
4.3 JK觸發(fā)器
4.3.1 主從JK觸發(fā)器
4.3.2 邊沿JK觸發(fā)器
4.3.3 JK觸發(fā)器的特點(diǎn)及特性方程
4.3.4 K觸發(fā)器的應(yīng)用
4.4 D觸發(fā)器、T觸發(fā)器及T′觸發(fā)器
4.4.1 D觸發(fā)器
4.4.2 T觸發(fā)器
4.4.3 T觸發(fā)器
本章小結(jié)
習(xí)題4
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路的描述
5.2 時(shí)序邏輯電路的分析
5.2.1 同步時(shí)序邏輯電路的分析
5.2.2 異步時(shí)序邏輯電路的分析
5.3 時(shí)序邏輯電路的設(shè)計(jì)
5.3.1 同步時(shí)序邏輯電路的設(shè)計(jì)
5.3.2 異步時(shí)序邏輯電路的設(shè)計(jì)
5.4 常用時(shí)序邏輯電路
5.4.1 寄存器
5.4.2 計(jì)數(shù)器
5.4.3 集成計(jì)數(shù)器及其應(yīng)用
5.4.4 任意進(jìn)制計(jì)數(shù)器
5.5 時(shí)序邏輯電路的應(yīng)用
5.5.1 利用移位寄存器構(gòu)成移位型計(jì)數(shù)器
5.5.2 實(shí)現(xiàn)順序脈沖分配器
5.5.3 實(shí)現(xiàn)序列信號(hào)發(fā)生器
本章小結(jié)
習(xí)題5
第6章 半導(dǎo)體存儲(chǔ)器
6.1 概述
6.2 隨機(jī)存儲(chǔ)器
6.2.1 靜態(tài)隨機(jī)存儲(chǔ)器
6.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
6.3 只讀存儲(chǔ)器
6.4 存儲(chǔ)器的擴(kuò)展
6.4.1 位擴(kuò)展
6.4.2 字?jǐn)U展
本章小結(jié)
習(xí)題6
第7章 脈沖波形的產(chǎn)生和整形
7.1 概述
7.2 555定時(shí)器
7.2.1 555定時(shí)器的電路結(jié)構(gòu)
7.2.2 555定時(shí)器的引腳用途及工作原理
7.3 施密特觸發(fā)器
7.3.1 555定時(shí)器構(gòu)成的施密特觸發(fā)器
7.3.2 集成施密特觸發(fā)器
7.3.3 施密特觸發(fā)器的應(yīng)用
7.4 單穩(wěn)態(tài)觸發(fā)器
7.4.1 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7.4.2 集成單穩(wěn)態(tài)觸發(fā)器
7.4.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7.5 多諧振蕩器
7.5.1 555定時(shí)器構(gòu)成的多諧振蕩器
7.5.2 石英晶體振蕩器
本章小結(jié)
習(xí)題7
第8章 模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換
8.1 概述
8.2 模數(shù)轉(zhuǎn)換
8.2.1 A/D轉(zhuǎn)換的基本原理
8.2.2 不同類型ADC的特點(diǎn)
8.2.3 集成ADC芯片ADC0809
8.3 數(shù)模轉(zhuǎn)換
8.3.1 D/A轉(zhuǎn)換器的構(gòu)成和基本原理
8.3.2 集成DAC芯片DAC0832
8.4 模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的典型應(yīng)用——數(shù)字錄音機(jī)
本章小結(jié)
習(xí)題8
第9章 實(shí)驗(yàn)
實(shí)驗(yàn)1 TTL門電路邏輯功能測(cè)試及三態(tài)輸出門應(yīng)用
實(shí)驗(yàn)2 中規(guī)模組合邏輯芯片的應(yīng)用及組合邏輯設(shè)計(jì)
實(shí)驗(yàn)3 中規(guī)模時(shí)序邏輯芯片的應(yīng)用及時(shí)序電路設(shè)計(jì)
實(shí)驗(yàn)4 模數(shù)轉(zhuǎn)換器的應(yīng)用
實(shí)驗(yàn)5 存儲(chǔ)器的應(yīng)用
實(shí)驗(yàn)6 多路巡回顯示數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
參考文獻(xiàn)
