數(shù)字電路基礎(chǔ)
出版時(shí)間：2010年版
內(nèi)容簡(jiǎn)介
《數(shù)字電路基礎(chǔ)》是面向高職高專院校電子信息、通信、計(jì)算機(jī)、電氣工程與自動(dòng)化等專業(yè)的需要而編寫的專業(yè)基礎(chǔ)課教材?！稊?shù)字電路基礎(chǔ)》共分10章，主要內(nèi)容包括邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與變換、數(shù)字信號(hào)與模擬信號(hào)的轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件和綜合實(shí)訓(xùn)。《數(shù)字電路基礎(chǔ)》內(nèi)容簡(jiǎn)明扼要，深入淺出，便于自學(xué)，既可作為高職高專院校和應(yīng)用型本科院校電子類相關(guān)專業(yè)的教材，也可作為從事電子技術(shù)的工程技術(shù)人員的參考書。
目錄
緒論
第1章 邏輯代數(shù)基礎(chǔ)
1.1 概述
1.2 數(shù)制與碼制
1.2.1 二進(jìn)制
1.2.2 十六進(jìn)制
1.2.3 不同進(jìn)制間的轉(zhuǎn)換
1.2.4 二進(jìn)制碼
1.3 邏輯代數(shù)
1.3.1 基本邏輯運(yùn)算
1.3.2 復(fù)合邏輯運(yùn)算
1.3.3 邏輯代數(shù)基本定律
1.3.4 邏輯代數(shù)基本規(guī)則
1.4 邏輯函數(shù)
1.4.1 邏輯函數(shù)及其表示方法
1.4.2 邏輯函數(shù)的代數(shù)變換與化簡(jiǎn)
1.4.3 卡諾圖化簡(jiǎn)法
1.4.4 具有約束的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第2章 邏輯門電路
2.1 概述
2.2 基本邏輯門的功能及表示方法
2.2.1 二極管與門
2.2.2 二極管或門
2.2.3 三極管非門電路
2.3 復(fù)合邏輯門的功能及表示方法
2.3.1 與非門
2.3.2 或非門
2.3.3 與或非門
2.3.4 異或門
2.4 數(shù)字集成電路
2.4.1 TTL集成邏輯門電路
2.4.2 CMOS集成邏輯門電路
2.5 數(shù)字集成電路的電路特性
2.5.1 TTL與非門的電壓傳輸特性
2.5.2 TTL與非門的輸入特性
2.5.3 TTL與非門的輸出特性
2.5.4 TTL與非門的傳輸延遲時(shí)間
2.6 數(shù)字集成電路的使用
2.6.1 TTL數(shù)字集成電路
2.6.2 CMOS數(shù)字集成電路
2.6.3 TTL電路與CMOS電路的接口
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第3章 組合邏輯電路
3.1 概述
3.2 邏輯功能各種表示方法的特點(diǎn)及相互轉(zhuǎn)換
3.2.1 邏輯功能各種表示方法的特點(diǎn)
3.2.2 各種表示方法的相互轉(zhuǎn)換
3.3 組合邏輯電路的分析方法和設(shè)計(jì)方法
3.3.1 組合邏輯電路的分析方法
3.3.2 組合邏輯電路的設(shè)計(jì)
3.4 集成組合邏輯電路
3.4.1 編碼器
3.4.2 譯碼器
3.4.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.4.4 加法器
3.4.5 數(shù)值比較器
3.5 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象
3.5.1 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及產(chǎn)生的原因
3.5.2 判別冒險(xiǎn)現(xiàn)象的方法
3.5.3 消除冒險(xiǎn)現(xiàn)象的方法
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第4章 觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 電路組成
4.2.2 邏輯功能
4.3 同步觸發(fā)器
4.3.1 同步RS觸發(fā)器
4.3.2 D觸發(fā)器
4.3.3 JK觸發(fā)器
4.4 時(shí)鐘觸發(fā)方式
4.4.1 上升沿觸發(fā)
4.4.2 下降沿觸發(fā)
4.5 集成觸發(fā)器舉例
4.5.1 集成觸發(fā)器使用的特殊問題
4.5.2 集成D觸發(fā)器
4.5.3 集成JK觸發(fā)器
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第5章 時(shí)序邏輯電路
5.1 概述
5.2 時(shí)序邏輯電路的分析
5.3 計(jì)數(shù)器
5.3.1 計(jì)數(shù)器的分類
5.3.2 二進(jìn)制計(jì)數(shù)器
5.3.3 N進(jìn)制計(jì)數(shù)器
5.3.4 集成計(jì)數(shù)器
5.4 寄存器
5.4.1 數(shù)碼寄存器
5.4.2 移位寄存器
5.4.3 集成寄存器
5.5 同步時(shí)序邏輯電路的設(shè)計(jì)
5.5.1 同步時(shí)序電路的設(shè)計(jì)步驟
5.5.2 設(shè)計(jì)舉例
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第6章 脈沖波形的產(chǎn)生與變換
6.1 概述
6.2 多諧振蕩器
6.2.1 由門電路組成的多諧振蕩器
6.2.2 石英晶體多諧振蕩器
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 由門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器
6.3.2 集成單穩(wěn)態(tài)觸發(fā)器
6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.4 施密特觸發(fā)器
6.4.1 由門電路組成的施密特觸發(fā)器
6.4.2 集成施密特觸發(fā)器
6.4.3 施密特觸發(fā)器的應(yīng)用
6.5 555定時(shí)器及應(yīng)用
6.5.1 555定時(shí)器的電路結(jié)構(gòu)及功能
6.5.2 定時(shí)器應(yīng)用舉例
6.6 綜合設(shè)計(jì)——震動(dòng)報(bào)警器
6.6.1 設(shè)計(jì)內(nèi)容與要求
6.6.2 震動(dòng)報(bào)警器電路組成及工作原理
6.6.3 主要元器件選擇
6.6.4 應(yīng)用Multisim對(duì)震動(dòng)報(bào)警器電路進(jìn)行仿真實(shí)驗(yàn)
6.6.5 震動(dòng)報(bào)警器電路組裝調(diào)試
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第7章 數(shù)字信號(hào)與模擬信號(hào)的轉(zhuǎn)換
7.1 概述
7.2 數(shù)模轉(zhuǎn)換器
7.2.1 D／A轉(zhuǎn)換的基本原理及分類
7.2.2 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.2.3 倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.2.4 D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.2.5 集成D／A轉(zhuǎn)換器
7.3 模數(shù)轉(zhuǎn)換器
7.3.1 A／D轉(zhuǎn)換的基本原理及分類
7.3.2 并聯(lián)比較型A／D轉(zhuǎn)換器
7.3.3 逐次漸近型A／D轉(zhuǎn)換器
7.3.4 雙積分型A／D轉(zhuǎn)換器
7.3.5 A／D轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.3.6 集成A／D轉(zhuǎn)換器
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第8章 半導(dǎo)體存儲(chǔ)器
8.1 概述
8.2 隨機(jī)存儲(chǔ)器（RAM）
8.2.1 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）
8.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
8.3 只讀存儲(chǔ)器（ROM）
8.3.1 掩模只讀存儲(chǔ)器
8.3.2 可編程只讀存儲(chǔ)器（PROM）
8.4 可擦寫只讀存儲(chǔ)器（EPROM）
8.4.1 EPROM
8.4.2 E2PROM
8.4.3 快閃存儲(chǔ)器（Flash Memory）
8.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
8.6 RAM的擴(kuò)展
8.6.1 RAM的位擴(kuò)展
8.6.2 RAM的字?jǐn)U展
8.6.3 RAM的位、字同時(shí)擴(kuò)展
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第9章 可編程邏輯器件
9.1 概述
9.2 可編程邏輯器件的分類
9.3 可編程邏輯器件的基本結(jié)構(gòu)
9.3.1 現(xiàn)場(chǎng)可編程邏輯陣列（FPLA）的基本結(jié)構(gòu)
9.3.2 可編程陣列邏輯（PAL）
9.3.3 通用陣列邏輯（GAL）
9.3.4 可擦除的可編程邏輯器件（EPLD）的基本結(jié)構(gòu)
9.3.5 現(xiàn)場(chǎng)可編程門陣列（FPGA）的基本結(jié)構(gòu)
9.4 可編程邏輯器件編程
本章小結(jié)
目標(biāo)訓(xùn)練
習(xí)題
第10章 綜合實(shí)訓(xùn)
10.1 概述
10.2 智力競(jìng)賽搶答器
10.2.1 實(shí)訓(xùn)內(nèi)容與要求
10.2.2 智力競(jìng)賽搶答器的電路組成及工作原理
10.2.3 主要元器件選擇
10.2.4 組裝調(diào)試
10.3 數(shù)字電壓表
10.3.1 實(shí)訓(xùn)內(nèi)容與要求
10.3.2 數(shù)字電壓表的電路組成及工作原理
10.3.3 主要元器件選擇
10.3.4 組裝調(diào)試
10.4 數(shù)字電子鐘
10.4.1 實(shí)訓(xùn)內(nèi)容與要求
10.4.2 數(shù)字電子鐘的電路組成及工作原理
10.4.3 主要元器件選擇
10.4.4 組裝調(diào)試
10.5 簡(jiǎn)易邏輯分析儀
10.5.1 實(shí)訓(xùn)內(nèi)容與要求
10.5.2 簡(jiǎn)易邏輯分析儀的電路組成及工作原理
10.5.3 主要元器件選擇
10.5.4 組裝調(diào)試
目標(biāo)訓(xùn)練
習(xí)題
參考文獻(xiàn)
