數(shù)字電路邏輯設(shè)計(jì) 第二版
出版時(shí)間：2011年版
叢編項(xiàng)： 高等院校信息技術(shù)規(guī)劃教材
內(nèi)容簡介
《數(shù)字電路邏輯設(shè)計(jì)（第2版）》結(jié)合應(yīng)用型人才培養(yǎng)目標(biāo)和教學(xué)特點(diǎn)，在內(nèi)容安排上，以培養(yǎng)應(yīng)用能力為目的，精選內(nèi)容，講清基本概念、基本電路的工作原理和基本分析方法；在敘述中，力求處理好先進(jìn)性和適用性的關(guān)系以及教材內(nèi)容變化和基礎(chǔ)內(nèi)容相對穩(wěn)定的關(guān)系，適當(dāng)?shù)靥Ц咂瘘c(diǎn)，注重應(yīng)用技術(shù)的介紹。全書共分10章，內(nèi)容涉及數(shù)字電路基礎(chǔ)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、EDA技術(shù)、脈沖波形的產(chǎn)生與變換、D/A和A/D等。《高等院校信息技術(shù)規(guī)劃教材，普通高等教育“十一五”國家級規(guī)劃教材：數(shù)字電路邏輯設(shè)計(jì)（第2版）》內(nèi)容新穎，通俗易懂，由淺入深，分析與設(shè)計(jì)方法靈活多樣，還配有大量的例題和習(xí)題，使讀者比較容易接受、掌握和應(yīng)用。《高等院校信息技術(shù)規(guī)劃教材，普通高等教育“十一五”國家級規(guī)劃教材：數(shù)字電路邏輯設(shè)計(jì)（第2版）》可作為普通高校電類專業(yè)和機(jī)電一體化等非電類專業(yè)的技術(shù)基礎(chǔ)課教材，也可作為各類高等職業(yè)教育有關(guān)專業(yè)及成人教育等相關(guān)課程的教材或教學(xué)參考書，或作為相關(guān)專業(yè)工程技術(shù)人員的學(xué)習(xí)及參考用書。
目錄
第1章 數(shù)字電路基礎(chǔ)1
1.1 數(shù)字電路概述1
1.1.1 模擬信號和數(shù)字信號1
1.1.2 數(shù)字電路2
1.2 數(shù)制與碼制5
1.2.1 常用記數(shù)制5
1.2.2 數(shù)制轉(zhuǎn)換7
1.2.3 代碼和常用碼制9
1.3 邏輯代數(shù)的運(yùn)算11
1.3.1 邏輯變量與邏輯函數(shù)11
1.3.2 3種基本邏輯運(yùn)算12
1.3.3 復(fù)合邏輯運(yùn)算13
1.4 邏輯代數(shù)的基本定律和基本運(yùn)算規(guī)則15
1.4.1 邏輯代數(shù)的基本定律15
1.4.2 邏輯代數(shù)的基本運(yùn)算規(guī)則16
1.5 邏輯函數(shù)的表示方法及標(biāo)準(zhǔn)形式17
1.5.1 邏輯函數(shù)的表示方法17
1.5.2 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式19
1.6 邏輯函數(shù)的化簡22
1.6.1 邏輯函數(shù)的公式化簡法22
1.6.2 邏輯函數(shù)的卡諾圖化簡法24
1.6.3 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡30
習(xí)題132
第2章 門電路35
2.1 基本門電路35
2.1.1 半導(dǎo)體二極管和三極管的開關(guān)特性35
2.1.2 半導(dǎo)體二極管門電路36
2.1.3 半導(dǎo)體三極管非門電路38
2.1.4 DTL門電路38
2.2 TTL集成門電路39
2.2.1 TTL與非門39
2.2.2 TTL與非門的外部特性及其參數(shù)40
2.2.3 其他類型的TTL門電路45
2.2.4 TTL數(shù)字集成電路系列簡介48
2.3 其他類型的雙極型集成電路51
2.3.1 ECL電路51
2.3.2 I2L電路52
2.4 MOS集成門電路53
2.4.1 MOS管的開關(guān)特性53
2.4.2 MOS反相器 54
2.4.3 其他類型的MOS門電路55
2.4.4 CMOS邏輯門電路的主要參數(shù)57
2.4.5 CMOS數(shù)字集成電路系列簡介58
2.5 集成門電路的使用59
2.5.1 TTL門電路的使用59
2.5.2 CMOS門電路的使用60
2.5.3 門電路的接口技術(shù)61
習(xí)題263
第3章 組合邏輯電路68
3.1 小規(guī)模集成電路構(gòu)成的組合電路68
3.1.1 組合電路的分析68
3.1.2 組合電路的設(shè)計(jì)71
3.2 中規(guī)模集成電路及其應(yīng)用75
3.2.1 編碼器75
3.2.2 譯碼器79
3.2.3 數(shù)據(jù)分配器和數(shù)據(jù)選擇器85
3.2.4 數(shù)值比較器91
3.2.5 加法與減法運(yùn)算94
3.3 組合邏輯電路中的競爭-冒險(xiǎn)97
3.3.1 競爭-冒險(xiǎn)及產(chǎn)生原因97
3.3.2 競爭-冒險(xiǎn)的判斷方法98
3.3.3 消除競爭-冒險(xiǎn)的方法99
習(xí)題3100
第4章 觸發(fā)器105
4.1 基本RS觸發(fā)器105
4.1.1 電路結(jié)構(gòu)105
4.1.2 基本工作原理106
4.1.3 邏輯功能及其描述106
4.2 同步RS觸發(fā)器108
4.2.1 同步RS觸發(fā)器的電路結(jié)構(gòu)108
4.2.2 工作原理108
4.2.3 邏輯功能及其描述109
4.2.4 同步觸發(fā)器的空翻現(xiàn)象110
4.3 主從觸發(fā)器110
4.3.1 主從RS觸發(fā)器110
4.3.2 主從JK觸發(fā)器111
4.4 邊沿觸發(fā)器113
4.4.1 維持-阻塞邊沿D觸發(fā)器114
4.4.2 CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器116
4.5 觸發(fā)器功能的轉(zhuǎn)換117
4.6 集成觸發(fā)器121
4.6.1 集成觸發(fā)器舉例121
4.6.2 集成觸發(fā)器的脈沖工作特性和主要指標(biāo)123
4.6.3 觸發(fā)器的應(yīng)用舉例124
習(xí)題4127
第5章 時(shí)序邏輯電路131
5.1 時(shí)序邏輯電路概述131
5.1.1 時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)131
5.1.2 時(shí)序邏輯電路的分類132
5.2 時(shí)序邏輯電路的分析132
5.2.1 時(shí)序邏輯電路一般分析步驟132
5.2.2 同步時(shí)序邏輯電路分析舉例133
5.2.3 異步時(shí)序邏輯電路分析舉例136
5.3 同步時(shí)序邏輯電路的設(shè)計(jì)137
5.3.1 同步時(shí)序邏輯電路的設(shè)計(jì)方法137
5.3.2 一般時(shí)序邏輯電路的設(shè)計(jì)舉例141
5.4 計(jì)數(shù)器142
5.4.1 二進(jìn)制計(jì)數(shù)器143
5.4.2 非二進(jìn)制計(jì)數(shù)器150
5.4.3 集成計(jì)數(shù)器的應(yīng)用155
5.5 數(shù)碼寄存器與移位寄存器163
5.5.1 數(shù)碼寄存器163
5.5.2 移位寄存器164
5.5.3 集成移位寄存器74194167
5.5.4 移位寄存器構(gòu)成的移位型計(jì)數(shù)器168
習(xí)題5171
第6章 半導(dǎo)體存儲器177
6.1 概述177
6.1.1 半導(dǎo)體存儲器的結(jié)構(gòu)177
6.1.2 半導(dǎo)體存儲器的種類179
6.1.3 半導(dǎo)體存儲器的技術(shù)指標(biāo)179
6.2 隨機(jī)存取存儲器180
6.2.1 靜態(tài)存儲單元180
6.2.2 動態(tài)存儲單元181
6.2.3 RAM的操作與定時(shí)181
6.2.4 存儲器容量擴(kuò)展182
6.3 只讀存儲器184
6.3.1 掩膜ROM185
6.3.2 可編程PROM186
6.3.3 EPROM186
6.3.4 E2PROM186
6.3.5 Flash Memory186
6.3.6 串行E2PROM187
6.3.7 存儲器的應(yīng)用187
6.4 常用存儲器集成芯片簡介188
6.4.1 6116型RAM器簡介188
6.4.2 2764型EPROM簡介189
習(xí)題6189
第7章 可編程邏輯器件192
7.1 可編程邏輯器件概述192
7.1.1 PLD發(fā)展歷程192
7.1.2 目前流行可編程器件的特點(diǎn)193
7.1.3 可編程邏輯器件的基本結(jié)構(gòu)和分類194
7.1.4 PLD的表示方法195
7.2 中小規(guī)模PLD介紹196
7.2.1 可編程只讀存儲器PROM196
7.2.2 可編程邏輯陣列PLA196
7.2.3 可編程陣列邏輯PAL197
7.2.4 通用陣列邏輯GAL197
7.3 復(fù)雜可編程邏輯器件結(jié)構(gòu)與工作原理199
7.3.1 CPLD基本結(jié)構(gòu)199
7.3.2 Altera公司MAX7000系列CPLD簡介200
7.4 FPGA結(jié)構(gòu)與工作原理205
7.4.1 FPGA的基本結(jié)構(gòu)205
7.4.2 Xilinx公司XC4000系列FPGA簡介207
7.5 FPGA/CPLD開發(fā)應(yīng)用選擇209
習(xí)題7210
第8章 EDA技術(shù)213
8.1 EDA概述213
8.1.1 EDA技術(shù)含義213
8.1.2 EDA技術(shù)的基本特征和基本工具214
8.1.3 EDA的工程設(shè)計(jì)流程215
8.2 MAX+PlusII概述217
8.2.1 MAX+PlusII簡介217
8.2.2 軟件組成218
8.2.3 設(shè)計(jì)流程219
8.3 原理圖輸入設(shè)計(jì)方法219
8.3.1 原理圖編輯流程219
8.3.2 設(shè)計(jì)項(xiàng)目的處理221
8.3.3 設(shè)計(jì)項(xiàng)目的校驗(yàn)222
8.3.4 器件編程223
8.3.5 引腳鎖定224
8.3.6 編程下載224
8.3.7 設(shè)計(jì)頂層文件225
8.4 VHDL語言的基本結(jié)構(gòu)225
8.4.1 2選1多路選擇器的VHDL描述226
8.4.2 VHDL程序的基本結(jié)構(gòu)227
8.4.3 實(shí)體227
8.4.4 結(jié)構(gòu)體229
8.5 VHDL語言要素232
8.5.1 VHDL文字規(guī)則232
8.5.2 VHDL數(shù)據(jù)對象234
8.5.3 VHDL數(shù)據(jù)類型237
8.5.4 VHDL操作符244
8.6 VHDL順序語句248
8.6.1 賦值語句248
8.6.2 轉(zhuǎn)向控制語句249
8.6.3 WAIT語句256
8.6.4 子程序調(diào)用語句257
8.6.5 返回語句259
8.6.6 NULL語句259
8.7 VHDL并行語句259
8.7.1 進(jìn)程語句260
8.7.2 并行信號賦值語句262
8.7.3 塊語句結(jié)構(gòu)264
8.7.4 并行過程調(diào)用語句265
8.7.5 元件例化語句266
8.7.6 生成語句268
8.8 VHDL描述風(fēng)格272
8.8.1 行為描述272
8.8.2 數(shù)據(jù)流描述273
8.8.3 結(jié)構(gòu)描述274
8.9 VHDL設(shè)計(jì)舉例275
8.9.1 組合邏輯電路設(shè)計(jì)275
8.9.2 時(shí)序邏輯電路設(shè)計(jì)278
8.9.3 狀態(tài)機(jī)設(shè)計(jì)281
8.9.4 系統(tǒng)設(shè)計(jì)284
習(xí)題8288
第9章 脈沖波形的產(chǎn)生與變換290
9.1 集成555定時(shí)器290
9.1.1 電路組成及工作原理290
9.1.2 555定時(shí)器的功能291
9.2 施密特觸發(fā)器293
9.2.1 由門電路組成的施密特觸發(fā)器293
9.2.2 集成施密特觸發(fā)器294
9.2.3 由555定時(shí)器組成的施密特觸發(fā)器295
9.2.4 施密特觸發(fā)器的應(yīng)用296
9.3 單穩(wěn)態(tài)觸發(fā)器297
9.3.1 集成單穩(wěn)態(tài)觸發(fā)器298
9.3.2 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器301
9.3.3 單穩(wěn)態(tài)觸發(fā)器的用途302
9.4 多諧振蕩器303
9.4.1 由門電路構(gòu)成多諧振蕩器303
9.4.2 石英晶體振蕩器304
9.4.3 用施密特觸發(fā)器構(gòu)成多諧振蕩器305
9.4.4 由555定時(shí)器構(gòu)成多諧振蕩器306
習(xí)題9307
第10章 D/A和A/D311
10.1 D/A轉(zhuǎn)換器311
10.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器312
10.1.2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器313
10.1.3 權(quán)電流型D/A轉(zhuǎn)換器314
10.1.4 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)315
10.1.5 D/A轉(zhuǎn)換器集成芯片及選擇要點(diǎn)316
10.1.6 集成DAC器件319
10.2 A/D轉(zhuǎn)換器320
10.2.1 A/D轉(zhuǎn)換器的工作原理320
10.2.2 并行比較型A/D轉(zhuǎn)換器322
10.2.3 逐次比較型A/D轉(zhuǎn)換器324
10.2.4 雙積分型A/D轉(zhuǎn)換器326
10.2.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)328
10.2.6 A/D轉(zhuǎn)換器集成芯片及選擇要點(diǎn)329
10.2.7 集成ADC器件332
習(xí)題10333
附錄A ASCII碼編碼表336
參考文獻(xiàn)337
