數(shù)字電路與邏輯設計
出版時間： 2015年版
內(nèi)容簡介
本書主要介紹數(shù)字電路的基本分析方法和設計方法，以及用可編程邏輯器件設計電路的軟件平臺和硬件描述語言設計方法。主要內(nèi)容包括數(shù)制和碼制、邏輯代數(shù)基礎、邏輯門電路、組合邏輯電路分析與設計、中規(guī)模組合邏輯器件應用、觸發(fā)器、時序邏輯電路的分析與設計、常用時序集成器件、555定時器及多諧振蕩器、半導體存儲器件和可編程器件、硬件描述語言數(shù)模和模數(shù)轉換。本書編寫語言簡練，由淺入深；章節(jié)順序安排合理，大量設計實例可供參考，利于教學和自學。本書可供高等學校電子信息類各專業(yè)作為教材使用，也可供相關的工程技術人員作為參考書使用。
目 錄
第1章 數(shù)制與碼制 1
1.1 概述 1
1.2 幾種常用的數(shù)制 2
1.2.1 十進制 2
1.2.2 二進制 2
1.2.3 八進制 3
1.2.4 十六進制 3
1.3 不同進制間的轉換 4
1.3.1 二進制數(shù)轉換十進制數(shù) 4
1.3.2 十進制數(shù)轉換二進制數(shù) 4
1.3.3 八進制、十六進制與二進制
相互轉換 5
1.4 二進制算數(shù)運算 5
1.4.1 二進制算術運算的特點 5
1.4.2 原碼、反碼、補碼和補碼
運算 7
1.5 幾種常用的編碼 8
1.5.1 二—十進制編碼 8
1.5.2 可靠性編碼 9
1.5.3 字符代碼 11
本章小結 13
習題 13
第2章 邏輯代數(shù)基礎 15
2.1 邏輯代數(shù)中的三種基本運算 15
2.1.1 邏輯代數(shù)中的問題 15
2.1.2 基本邏輯運算 15
2.1.3 幾種常用的邏輯運算 16
2.2 邏輯代數(shù)基本定律和常用公式 18
2.2.1 基本定律 18
2.2.2 常用公式 19
2.3 邏輯代數(shù)中的基本規(guī)則 20
2.3.1 代入規(guī)則 20
2.3.2 反演規(guī)則 20
2.3.3 對偶規(guī)則 21
2.4 邏輯函數(shù)及其表示方法 22
2.4.1 邏輯函數(shù)的概念 22
2.4.2 邏輯函數(shù)的表示方法 22
2.4.3 三種表示方法之間的轉換 24
2.4.4 邏輯函數(shù)的標準形式 26
2.5 邏輯函數(shù)的表達式形式及
其轉化 29
2.6 邏輯函數(shù)的化簡 31
2.6.1 公式化簡法 31
2.6.2 卡諾圖化簡法 33
2.7 具有無關項的邏輯函數(shù)及
其化簡 37
2.7.1 約束項、任意項和邏輯
函數(shù)式中的無關項 37
本章小結 38
習題 39
第3章 門電路 43
3.1 概述 43
3.2 半導體管的開關特性 43
3.2.1 晶體二極管開關特性 43
3.2.2 晶體三極管開關特性 44
3.2.3 MOS管開關特性 45
3.3 分立元件邏輯門電路 47
3.3.1 與門電路 47
3.3.2 或門電路 47
3.3.3 非門電路 48
3.3.4與非門電路 49
3.3.5 或非門電路 49
3.4 TTL門電路 50
3.4.1 TTL反相器電路結構及
工作原理 50
3.4.2 TTL的反相器電氣特性 51
3.4.3 其他類型的TTL門電路 56
3.4.4 TTL電路的改進系列 62
3.4.5 ECL和I2L 63
3.5 CMOS門電路 64
3.5.1 PMOS和NMOS電路 64
3.5.2 CMOS反相器電路結構及
工作原理 64
3.5.3 CMOS的反相器電氣特性 66
3.5.4 其他類型的CMOS門電路 69
3.5.5 BiCMOS電路 73
3.5.6 CMOS邏輯門電路
技術參數(shù) 73
3.6 數(shù)字集成電路的正確使用 74
3.6.1 TTL電路的正確使用 74
3.6.2 CMOS電路的正確使用 75
3.7 TTL電路與CMOS電路的
接口 75
3.8 門電路帶負載時的接口電路 77
3.8.1 用門電路直接驅動
顯示器件 77
3.8.2 機電性負載接口 77
本章小結 78
習題 78
第4章 組合邏輯電路 85
4.1 概述 85
4.2 組合邏輯電路的分析 85
4.3 常用的組合邏輯器件 87
4.3.1 編碼器 87
4.3.2 譯碼器 91
4.3.3 數(shù)據(jù)選擇器 97
4.3.4 加法器 99
4.3.5 數(shù)值比較器 104
4.4 組合邏輯電路的設計方法 106
4.4.1 組合邏輯電路的設計方法 106
4.4.2 用SSI設計組合邏輯電路 107
4.4.3 用MSI設計組合邏輯電路 111
4.5 組合邏輯電路中的競爭冒險 113
本章小結 115
習題 116
第5章 觸發(fā)器 121
5.1 概述 121
5.2 基本觸發(fā)器 121
5.2.1 與非門組成的基本SR
觸發(fā)器 121
5.2.2 或非門組成的基本SR
觸發(fā)器 123
5.3 鐘控電平觸發(fā)器 124
5.3.1 電平觸發(fā)SR觸發(fā)器 124
5.3.2 電平觸發(fā)D觸發(fā)器 126
5.3.3 電平觸發(fā)JK觸發(fā)器 127
5.3.4 電平觸發(fā)T觸發(fā)器 129
5.3.5 電平觸發(fā)器的空翻現(xiàn)象 130
5.4 主從觸發(fā)器 130
5.4.1 主從SR觸發(fā)器 130
5.4.2 主從JK觸發(fā)器 132
5.5 邊沿觸發(fā)器 134
5.5.1 邊沿D觸發(fā)器 134
5.5.2 對稱型維持阻塞型SR
觸發(fā)器 135
5.6 觸發(fā)器的動態(tài)特性 136
5.6.1 基本SR觸發(fā)器（或稱
鎖存器） 136
5.6.2 同步電平觸發(fā)SR觸發(fā)器的
動態(tài)特性 137
5.6.3 主從觸發(fā)器的動態(tài)特性 137
5.6.4 維持阻塞觸發(fā)器的動態(tài)
特性 139
本章小結 141
習題 141
第6章 時序邏輯電路 148
6.1 概述 148
6.1.1 時序邏輯電路的結構 148
6.1.2 描述時序電路邏輯功能的
函數(shù) 148
6.1.3 時序電路的分類 149
6.2 時序電路的分析方法 149
6.2.1 同步時序邏輯電路的
分析方法 149
6.2.2 異步時序邏輯電路的
分析舉例 152
6.3 常用時序邏輯電路及應用 153
6.3.1 寄存器與移位寄存器 153
6.3.2 計數(shù)器 157
6.3.3 常用時序邏輯電路的
應用 173
6.4 時序邏輯電路的設計方法 183
6.4.1 同步時序邏輯電路的
設計方法 183
6.4.2 時序邏輯電路的自啟動
設計 190
6.5 異步時序邏輯電路的
設計方法 192
本章小結 195
習題 195
第7章 大規(guī)模集成電路 202
7.1 概述 202
7.2 只讀存儲器ROM 202
7.2.1 ROM的結構和工作原理 203
7.2.2 ROM的分類 204
7.2.3 ROM的應用 206
7.3 隨機存儲器RAM 207
7.3.1 RAM的結構和原理 207
7.3.2 RAM的存儲單元 207
7.3.3 集成RAM 208
7.4 可編程邏輯器件概述 209
7.4.1 可編程邏輯器件的發(fā)展 209
7.4.2 可編程邏輯器件的分類 210
7.4.3 實現(xiàn)可編程的基本方法 210
7.5 簡單的可編程邏輯器件 214
7.5.1 簡單可編程邏輯器件的
陣列結構特點 214
7.5.2通用陣列邏輯器件GAL
結構 216
7.6 復雜的可編程邏輯器件CPLD 218
7.7 現(xiàn)場可編程門陣列FPGA 221
7.7.1 FPGA性能及基本結構 221
7.7.2 嵌入式陣列（EAB）和
邏輯陣列塊（LAB） 223
7.7.3 邏輯單元（LE）、快速通道
互連及I/O單元（IOE） 225
7.8 CPLD和FPGA的編程與
配置 228
7.9 數(shù)字小系統(tǒng)的設計及實現(xiàn) 230
7.9.1 數(shù)字系統(tǒng)的6個設計層次 230
7.9.2 應用FPGA/CPLD的EDA
開發(fā)流程 231
本章小結 233
習題 233
第8章 硬件描述語言簡介 236
8.1 硬件描述語言（HDL）概述 236
8.2 Verilog HDL硬件描述語言程序
基本結構 236
8.2.1 Verilog語言程序的模塊 237
8.2.2 邏輯功能的幾種基本
描述方法 238
8.3 Verilog HDL語言要素 239
8.3.1 標識符 240
8.3.2 關鍵字 240
8.3.3 格式 240
8.3.4 注釋 240
8.3.5 數(shù)字與字符串 240
8.3.6 數(shù)據(jù)類型 241
8.3.7 參數(shù) 242
8.3.8 運算符及表達式 243
8.4 Verilog HDL語句 245
8.4.1 賦值語句 245
8.4.2 條件語句 246
8.4.3 循環(huán)語句 247
8.4.4 過程語句 247
8.5 系統(tǒng)任務和系統(tǒng)函數(shù) 248
8.5.1 任務（task） 248
8.5.2 函數(shù)（function） 248
8.6 用Verilog HDL描述
邏輯電路的實例 249
本章小結 253
習題 253
第9章 數(shù)模與模數(shù)轉換器 255
9.1 概述 255
9.2 D/A轉換器 255
9.2.1 權電阻網(wǎng)絡D/A轉換器 256
9.2.2 倒T型電阻網(wǎng)絡D/A
轉換器 257
9.2.3 權電流型D/A轉換器 259
9.2.4 集成D/A轉換器
A/D7524 261
9.2.5 D/A轉換器的轉換精度與
轉換速度 263
9.3 A/D轉換器 264
