數(shù)字電路與邏輯設計 萬國春編著 2019年版

數(shù)字電路與邏輯設計
作者：萬國春編著
出版時間：2019年版
內(nèi)容簡介
本書主要介紹了數(shù)字邏輯設計的基本理論和基本概念、數(shù)字電路分析方法、邏輯設計方法以及工程實踐。全書內(nèi)容安排由淺入深、循序漸進，理論結合實踐，第1部分講述數(shù)字邏輯設計基礎，主要內(nèi)容包括數(shù)字邏輯基礎、邏輯代數(shù)；第2部分講述數(shù)字電路基礎，主要內(nèi)容包括邏輯門電路、組合邏輯電路、時序邏輯與存儲電路、脈沖波形產(chǎn)生與數(shù)模轉(zhuǎn)換電路；第3部分講述邏輯設計方法，包括硬件描述語言VHDL、數(shù)字邏輯設計基礎、數(shù)字系統(tǒng)設計與FPGA。本書注重前后內(nèi)容的連貫性，注重理論聯(lián)系實際，緊跟數(shù)字電子系統(tǒng)技術的*新發(fā)展，強調(diào)新技術的使用以及分析問題和解決問題的能力培養(yǎng)。
本書借鑒了國內(nèi)外經(jīng)典教材和*新的相關專業(yè)文獻，內(nèi)容精練、實例豐富，應用性強，可作為高等學校電子信息類專業(yè)、電氣信息類專業(yè)、計算機類專業(yè)的基礎課教材，也可供相關專業(yè)科技人員參考。
目錄
前言

第1部分數(shù)字邏輯設計基礎

第1章數(shù)字邏輯基礎2

1.1幾種常用的數(shù)制和數(shù)制轉(zhuǎn)換2

1.1.1數(shù)字抽象2

1.1.2十進制、二進制、八進制和十六

進制3

1.1.3字節(jié)8

1.2二進制算術運算9

1.2.1二進制加法和有符號的二進制數(shù)9

1.2.2原碼、反碼、補碼及其運算11

1.3幾種常用編碼14

1.3.1幾種常見的二—十進制代碼14

1.3.2格雷碼15

1.3.3ASCII碼15

1.3.4奇偶校驗碼17

1.3.5量子編碼17

1.3.6赫夫曼編碼17

習題17

第2章邏輯代數(shù)19

2.1邏輯代數(shù)中的基本運算19

2.1.1“與”“或”“非”及其復合

邏輯19

2.1.2“與或”“或與”表達式22

2.2邏輯代數(shù)的基本定理23

2.2.1定律23

2.2.2單變量定理24

2.2.3多變量定理25

2.2.4定理的證明方法26

2.2.5等式化簡27

2.3邏輯函數(shù)及其描述方法29

2.3.1邏輯函數(shù)29

2.3.2邏輯函數(shù)的兩種標準形式29

2.3.3邏輯函數(shù)的描述方法31

2.4卡諾圖與奎恩麥克拉斯基化簡方法34

2.4.1卡諾圖化簡邏輯34

2.4.2奎恩麥克拉斯基化簡方法40

2.5具有無關項的邏輯函數(shù)及其化簡42

2.5.1約束項、任意項和邏輯函數(shù)式中的

無關項42

2.5.2無關項在化簡邏輯函數(shù)中的

應用44

2.6多輸出邏輯函數(shù)的化簡與邏輯函數(shù)

形式的變換44

2.6.1多輸出函數(shù)的化簡44

2.6.2不同邏輯函數(shù)形式的變換46

習題50

第2部分數(shù)字電路基礎

第3章邏輯門電路54

3.1數(shù)字邏輯抽象54

3.1.1電源電壓55

3.1.2邏輯電平55

3.1.3噪聲容限55

3.1.4電壓傳輸特性與靜態(tài)約束56

3.2半導體開關器件及其門電路分析58

3.2.1半導體58

3.2.2半導體二極管61

3.2.3半導體晶體管63

3.2.4MOS場效應晶體管66

3.3CMOS門電路71

3.3.1CMOS反相器74

3.3.2其他CMOS邏輯門76

3.3.3傳輸門82

3.4NMOS和PMOS晶體管84

3.5TTL門電路89

3.5.1晶體管反相器89

3.5.2TTL反相器的電路結構和工作

原理89

3.5.3TTL反相器特性分析90

3.6未來半導體技術可能的發(fā)展方向92

習題93

第4章組合邏輯電路96

4.1概述96

4.1.1組合邏輯電路的基本概念96

4.1.2組合邏輯電路的框圖及特點96

4.1.3組合邏輯電路邏輯功能的表示

方法97

4.2組合邏輯電路的分析方法97

4.3組合邏輯電路的基本設計方法98

4.4組合邏輯電路模塊103

4.4.1編碼器和譯碼器103

4.4.2數(shù)據(jù)選擇器、數(shù)據(jù)分配器117

4.4.3數(shù)值比較器119

4.4.4加法器123

4.5時序128

4.5.1傳播延遲和小延遲128

4.5.2組合邏輯電路中的“競爭

冒險”129

4.5.3毛刺及其處理方法131

4.6基于Multisim的組合邏輯電路設計

簡介132

習題133

第5章時序邏輯與存儲電路135

5.1引言135

5.2鎖存器與觸發(fā)器136

5.2.1SR鎖存器136

5.2.2電平觸發(fā)的觸發(fā)器139

5.2.3脈沖觸發(fā)的觸發(fā)器142

5.2.4邊沿觸發(fā)的觸發(fā)器146

5.2.5觸發(fā)器的邏輯功能及其描述

方法148

5.2.6觸發(fā)器的動態(tài)特性151

5.2.7不同邏輯功能觸發(fā)器之間的

相互轉(zhuǎn)換152

5.2.8CD4027芯片介紹152

5.3時序邏輯電路分析154

5.3.1同步邏輯電路分析154

5.3.2異步邏輯電路分析158

5.4常用的時序邏輯電路模塊分析161

5.4.1移位寄存器161

5.4.2計數(shù)器166

5.4.3順序脈沖發(fā)生器178

5.4.4序列信號發(fā)生器180

5.5時序邏輯電路的設計方法181

5.5.1基于集成芯片的任意進制計數(shù)

電路的設計方法181

5.5.2同步時序邏輯電路的設計方法184

5.5.3異步時序邏輯電路的設計方法187

5.5.4時序邏輯電路的自啟動設計189

5.6時序邏輯電路中的“競爭冒險”191

5.7ROM和RAM192

5.7.1半導體存儲器的一般結構形式192

5.7.2RAM 的結構、類型和工作

原理195

5.7.3存儲器容量的擴展197

5.7.4用PROM實現(xiàn)組合邏輯函數(shù)198

習題199

第6章脈沖波形產(chǎn)生與數(shù)模轉(zhuǎn)換

電路203

6.1脈沖波形產(chǎn)生電路203

6.1.1描述矩形脈沖的主要參數(shù)203

6.1.2施密特觸發(fā)電路204

6.1.3集成單穩(wěn)態(tài)觸發(fā)器206

6.1.4多諧振蕩電路207

6.2DA轉(zhuǎn)換器212

6.2.1DA轉(zhuǎn)換器的結構和工作原理212

6.2.2DA轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換

速度219

6.3AD轉(zhuǎn)換器220

6.3.1AD轉(zhuǎn)換的基本原理220

6.3.2AD轉(zhuǎn)換器的結構和工作原理222

6.3.3AD轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換

速度234

習題235

第3部分邏輯設計方法

第7章硬件描述語言VHDL241

7.1概述241

7.2VHDL的基礎知識242

7.2.1VHDL程序的結構242

7.2.2VHDL常用資源庫中的程序包249

7.2.3VHDL的詞法單元254

7.2.4數(shù)據(jù)對象和類型257

7.2.5表達式與運算符263

7.3VHDL結構體的描述方式265

7.3.1結構體的行為描述265

7.3.2結構體的RTL描述267

7.3.3結構體的結構化描述269

7.4結構體的子結構形式272

7.4.1進程272

7.4.2復雜結構體的多進程組織方法275

7.4.3塊276

7.4.4子程序278

7.5順序語句和并發(fā)語句281

7.5.1順序語句281

7.5.2并發(fā)語句290

7.6VHDL中的信號和信號處理297

7.6.1信號的驅(qū)動源297

7.6.2信號的延遲298

7.6.3仿真周期和信號的δ延遲300

7.6.4信號的屬性函數(shù)302

7.6.5帶屬性函數(shù)的信號304

7.7VHDL的其他語句309

7.7.1ATTRIBUTE描述與定義語句309

7.7.2ASSERT語句312

7.7.3TEXTIO312

7.8多 值 邏 輯313

7.8.1三態(tài)數(shù)值模型313

7.8.2多值邏輯313

7.9元 件 例 化316

7.9.1設計通用元件316

7.9.2構造程序包319

7.9.3元件的調(diào)用320

7.10配置321

7.10.1默認配置321

7.10.2元件配置323

7.10.3塊的配置326

7.10.4結構體的配置328

習題329

第8章數(shù)字邏輯設計基礎330

8.1組合邏輯電路的VHDL設計330

8.1.1加法器330

8.1.2多路選擇器334

8.1.3編碼器與譯碼器336

8.1.4設計實踐340

8.2時序電路的VHDL設計344

8.2.1基礎時序邏輯模塊345

8.2.2計數(shù)器的VHDL設計349

8.2.3堆棧與FIFO352

8.2.4多邊沿觸發(fā)問題分析355

8.2.5設計實踐357

8.3有限狀態(tài)機的VHDL設計362

8.3.1VHDL狀態(tài)機的一般形式363

8.3.2有限狀態(tài)機的一般設計方法368

8.3.3有限狀態(tài)機的VHDL描述370

8.3.4設計實踐374

習題377

第9章數(shù)字系統(tǒng)設計與FPGA379

9.1數(shù)字系統(tǒng)設計自動化技術379

9.2數(shù)字系統(tǒng)的設計流程380

9.3基于FPGA的數(shù)字系統(tǒng)設計383

9.3.1可編程邏輯器件的發(fā)展歷史383

9.3.2基于FPGA的數(shù)字系統(tǒng)設計

流程384

9.4數(shù)字系統(tǒng)綜合試驗386

9.4.1直接數(shù)字頻率合成技術的設計與

實現(xiàn)386

9.4.2基于FPGA的FIR數(shù)字濾波器的

設計391

9.4.3數(shù)字下變頻器的設計395

附錄399

參考文獻401